죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

반도체네트워크의 다양한 최신 기능을 사용하려면 이를 완전히 지원하는 최신 브라우저로 업그레이드 하셔야 합니다.
아래의 링크에서 브라우저를 업그레이드 하시기 바랍니다.

Internet Explorer 다운로드 | Chrome 다운로드

혁신적인 CoolSiC™ 트렌치 MOSFET - SiC의 성능에 실리콘의 견고성


PDF 다운로드



글/Dethard Peters, Thomas Basler, Bernd Zippelius, Thomas Aichinger, Wolfgang Bergner, Romain Esteve, Daniel Kueck, Ralf Siemieniec, 인피니언 테크놀로지스


이 글에서는 인피니언의 CoolSiC™ MOSFET의 특징적인 점들을 설명한다. CoolSiC MOSFET은 낮은 정적 및 동적 손실에 실리콘 IGBT와 같은 높은 게이트 산화막 견고성을 결합함으로써 산업용 애플리케이션의 요구를 충족하기에 적합하다. 특히 온도 동작, 임계 전압, Vgs_on 특성은 쉽게 병렬로 작동하기에 적합하다. 또한 스위칭 동작을 게이트 저항을 사용해서 완벽하게 조절할 수 있다.
SiC MOSFET을 기반으로 한 전력 스위치는 실리콘 IGBT에 비해서 손실이 훨씬 낮기 때문에 전력 밀도, 효율, 냉각 측면에서 중대한 이점들을 제공한다. 반도체 소자 자체는 더 비싸지만 태양광 애플리케이션의 시스템 비용이나 UPS의 운영 비용을 현저히 낮출 수 있는 것으로 입증되고 있다[1]. 그러므로 이 기술이 앞으로 점점 더 많은 애플리케이션에 채택될 것으로 기대된다.
상용 SiC 디바이스는 전기적 성능은 이미 뛰어난 수준을 달성하고 있으나, SiC MOSFET의 신뢰성에 대해서 여전히 우려가 제기되고 있다[2]. 현재 시장의 대부분은 평면 DMOS와 유사한 디자인을 기반으로 하고 있다. 이러한 디바이스는 평면적 채널의 낮은 전도성을 극복하기 위해서(비교적 얇은 게이트 산화막을 사용해서) 최대 턴온으로 높은 게이트 산화막 전기장으로 동작한다. 그러므로 특히 4MV/cm 이상의 꽤 높은 지속적 온 상태 게이트 산화막 스트레스 전기장으로 인해서 높은 현장 결함 비율 가능성과 관련해서 각별한 주의를 기울여야 한다[3]. 이처럼 성능과 견고성 사이의 딜레마를 해결하기 위해서 인피니언은 트렌치(trench) 기술을 도입하였다.
CoolSiC™ MOSFET은 이러한 트렌치 구조를 적용한 것이다. 그럼으로써 4H-SiC의 Si 계면 상에서 평면 채널에 비해서 훨씬 더 높은 채널 전도성을 나타낸다. 트렌치 측면의 여러 방향을 조사한 결과, 임계 전압은 조금 다르고 채널 이동도는 크게 다른 것으로 나타났다[4]. 인피니언의 디바이스는 가능한 가장 높은 채널 전도성과 관련해서 MOS 채널로 가장 우호적인 방향을 선택했다.
그림 1은 CoolSiC™ MOSFET 셀의 단면도를 보여준다. 위에서 열거한 점들을 고려해서, 트렌치와 인접한 불순물 주입 영역들이 비대칭적이다. 트렌치 측면의 왼쪽은 MOS 채널로서 4H SiC 면과 정렬되어 있다. 트렌치 하단의 대부분은 p형 영역 안에 매립되어 있다. 이 p형 영역은 트렌치 하단 아래로까지 뻗어있으며, 내부적으로 통합된 프리휠링 바디 다이오드의 p형 이미터로도 동작한다.
이러한 MOSFET 구조는 근본적으로 유리한 커패시턴스 비율을 나타낸다. 밀러 커패시턴스 CGD는 작고, CGS는 비교적 크다. 그러므로 스위칭을 잘 조절할 수 있으며 동적 손실이 아주 낮다[5]. 특히 이 점은 예기치 않은 기생 턴온을 억제하기 위해서 중요하다.
SiC MOSFET의 게이트 산화막 신뢰성을 달성하기 위해서 특히 중요한 점은, 적정한 수명과 FIT 비율을 달성하도록 게이트 산화막 전기장을 제한하는 것이다. SiC 트렌치 MOS 구조에서는 블로킹 상태일 때 좀더 주의를 기울여야 한다. 트렌치 형태 때문에 트렌치 귀퉁이에서 전기장이 강화되기 때문이다. 이 셀 구조에서는 왼쪽 트렌치 귀퉁이에서 전기장 피크가 발생되고 있다. 이 국부적인 최대 전기장에 따라서 게이트 산화막의 수명이 좌우된다. 그림 2는 최악 상황 조건으로 다시 말해서 드레인 소스 전압은 VDSS = 1200V로 최대이고 게이트 전압은 VGS = -10V로 최소일 때 전기장의 2D 시뮬레이션 결과를 보여준다. 이 시뮬레이션을 보면 게이트 산화막의 전기장을 게이트 산화막 수명 요구를 해치지 않는 충분히 낮은 값으로 제한할 수 있다는 것을 알 수 있다.
이 디바이스의 정격 온 저항은 VGS = +15V, ID = 20A, T = 25℃ 조건으로 45mΩ이다. 임계 전압(threshold voltage)은 정격 4.5V로서 평면 SiC MOSFET보다 훨씬 높다. 그러므로 통상적인 IGBT처럼 작동할 수 있다. 그림 3은 -40℃~175℃의 정격 온도 범위로 온 저항과 임계 전압의 온도 종속성을 보여준다. 온 저항은 실온일 때 최소로서 RDSon = 45mΩ에서 175℃일 때 72mΩ으로 높아진다. 이것은 MOSFET이 전형적으로 물리적으로 온도에 따라서 저항이 증가하는 특성을 나타내는 것이며, 채널 영역에서는 낮은 결함 밀도를 나타낸다...(중략)

leekh@semiconnet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>


PDF 다운로드

개인정보보호법 제15조에 의한 수집/이용 동의 규정과 관련하여 아래와 같이 PDF 다운로드를 위한 개인정보 수집 및 이용에 동의하십니까? 동의를 거부할 수 있으며, 동의 거부 시 다운로드 하실 수 없습니다.

이메일을 입력하면,
(1) 신규참여자 : 성명/전화번호/회사명/분야를 입력할 수 있는 입력란이 나타납니다.
(2) 기참여자 : 이메일 입력만으로 다운로드가 가능합니다.

×

회원 정보 수정



* 가입시 이메일만 입력하신 회원은 이름란을 비워두시면 됩니다.